五分鐘自我介紹
我叫xxx，今年xx歲，來自xx，現為東南大學微電子專業研究生。
進入實驗室後，我有幸和實驗室的幾個同學一起加入與xx專案：xx，並負責其中儲存系統的設計。首先跟專案組成員一起熟悉quartus ii開發工具的使用流程，與此同時，熟悉ssram工作原理，繪製ssram儲存模組電路板，焊接並測試。然後根據其工作時序寫ssram控制器並用邏輯分析儀抓取訊號進行實際測試，讀寫模式下速度能跑到80m。透過這次實踐，我掌握了硬體開發的大致過程，並對verilog語法的有了更深刻的認識。接著根據需求的變化，專案改用sdram作為儲存介質，因為其容量大，價格便宜，接著認真搞清sdram工作原理後，由於sdram工作時序比較複雜，為節約開發時間，直接運用altera官方ip，只是對其引數進行簡單的設定即可。但是並不知道該控制器sdram資料流到底是連續的還是非連續的。為了一探究竟，首先是大致分析例化後的整體程式碼（其實由於對工具的不熟悉，一開始連有這個也是不知道的.），一讀程式碼發現有好多匯流排訊號，一看就懵了，只能根據字面意思推測並上網仔細進行axi匯流排學習，大致看懂程式碼後，想要實際抓取關鍵訊號測試，看其波形圖，可是這些匯流排訊號沒法引出來觀察。只能大膽嘗試利用官網的ip核自己重新在sopc新增，主要就是根據匯流排訊號和功能的理解將其訊號型別匹對好就行了，當時我做到了。為自己和專案其他成員後期自定製ip起到很大的幫助作用。
所有基礎工作進行的同時，我也在不斷地探索資料採集方面資料儲存架構的探索，並最終提出了fifo儲存方案，並用dma進行資料搬移，提高資料搬移速度。
我本人性格樂觀開朗，樂於助人，誠實守信，積極向上，認真負責，篤實好學，追求卓越，愈挫愈勇。有朋友評價我說：平凡但不平庸，自信但不自負。還有人說我是老好人，自來熟。
我的自我介紹已經完畢，謝謝！