機械課程設計心得
一、設計目的
數字鐘是一種用數位電路技術實現時、分、秒計時的裝置，與機械式時鐘相比具有更高的準確性和直觀性，且無機械裝置，具有更更長的使用壽命，因此得到了廣泛的使用。
數字鐘從原理上講是一種典型的數位電路，其中包括了組合邏輯電路和時序電路。
因此，我們此次設計與製做數字鐘就是為了瞭解數字鐘的原理，從而學會製作數字鐘．而且透過數字鐘的製作進一步的瞭解各種在製作中用到的中小規模積體電路的作用及實用方法．且由於數字鐘包括組合邏輯電路和時敘電路．透過它可以進一步學習與掌握各種組合邏輯電路與時序電路的原理與使用方法．
二、設計要求
（1）設計指標
①時間以12小時為一個週期；
②顯示時、分、秒；
③具有校時功能，可以分別對時及分進行單獨校時，使其校正到標準時間；
④計時過程具有報時功能，當時間到達整點前10秒進行蜂鳴報時；
⑤為了保證計時的穩定及準確須由晶體振盪器提供錶針時間基準訊號。
（2）設計要求
①畫出電路原理圖（或模擬電路圖）；
②元器件及引數選擇；
③電路模擬與除錯；
④pcb檔案生成與列印輸出。
（3）製作要求自行裝配和除錯，並能發現問題和解決問題。
（4）編寫設計報告寫出設計與製作的全過程，附上有關資料和圖紙，有心得體會。
三、原理框圖
1．數字鐘的構成
數字鐘實際上是一個對標準頻率（1hz）進行計數的計數電路。由於計數的起始時間不可能與標準時間（如北京時間）一致，故需要在電路上加一個校時電路，同時標準的1hz時間訊號必須做到準確穩定。通常使用石英晶體振盪器電路構成數字鐘。
（a）數字鐘組成框圖
2．晶體振盪器電路
晶體振盪器電路給數字鐘提供一個頻率穩定準確的32768hz的方波訊號，可保證數字鐘的走時準確及穩定。不管是指標式的電子鐘還是數字顯示的電子鐘都使用了晶體振盪器電路。一般輸出為方波的數字式晶體振盪器電路通常有兩類，一類是用ttl閘電路構成；另一類是透過cmos非門構成的電路，本次設計採用了後一種。如圖（b）所示，由cmos非門u1與晶體、電容和電阻構成晶體振盪器電路，u2實現整形功能，將振盪器輸出的近似於正弦波的波形轉換為較理想的方波。輸出反饋電阻r1為非門提供偏置，使電路工作於放大區域，即非門的功能近似於一個高增益的反相放大器。電容c1、c2與晶體構成一個諧振型網路，完成對振盪頻率的控制功能，同時提供了一個180度相移，從而和非門構成一個正反饋網路，實現了振盪器的功能。由於晶體具有較高的頻率穩定性及準確性，從而保證了輸出頻率的穩定和準確。
（b）cmos晶體振盪器（模擬電路）
3．時間記數電路
一般採用10進位制計數器如74hc290、74hc390等來實現時間計數單元的計數功能。本次設計中選擇74hc390。由其內部邏輯框圖可知，其為雙2－5－10非同步計數器，並每一計數器均有一個非同步清零端（高電平有效）。
秒個位計數單元為10進位制計數器，無需進位制轉換，只需將qa與cpb（下降沿有效）相連即可。cpa（下降沒效）與1hz秒輸入訊號相連，q3可作為向上的進位訊號與十位計數單元的cpa相連。
秒十位計數單元為6進位制計數器，需要進位制轉換。將10進位制計數器轉換為6進位制計數器的電路連線方法如圖2．4所示，其中q2可作為向上的進位訊號與分個位的計數單元的cpa相連。
來源：網路。
十進位制－六進位制轉換電路
分個位和分十位計數單元電路結構分別與秒個位和秒十位計數單元完全相同，只不過分個位計數單元的q3作為向上的進位訊號應與分十位計數單元的cpa相連，分十位計數單元的q2作為向上的進位訊號應與時個位計數單元的cpa相連。
時個位計數單元電路結構仍與秒或個位計數單元相同，但是要求，整個時計數單元應為12進位制計數器，不是10的整數倍，因此需將個位和十位計數單元合併為一個整體才能進行12進位制轉換。利用1片74hc390實現12進位制計數功能的電路如圖（d）所示。
（d）十二進位制電路
另外，圖（d）所示電路中，尚餘－2進位制計數單元，正好可作為分頻器2hz輸出訊號轉化為1hz訊號之用。
4．譯碼驅動及顯示單元電路
選擇cd4511作為顯示譯碼電路；選擇led數碼管作為顯示單元電路。由cd4511把輸進來的'二進位制訊號翻譯成十進位制數字，再由數碼管顯示出來。這裡的led數碼管是採用共陰的方法連線的。
計數器實現了對時間的累計並以8421bcd碼的形式輸送到cd4511晶片，再由4511晶片把bcd碼轉變為十進位制數碼送到數碼管中顯示出來。
5．校時電路
數字鐘應具有分校正和時校正功能，因此，應截斷分個位和時個位的直接計數通路，並採用正常計時訊號與校正訊號可以隨時切換的電路接入其中。即為用coms與或非門實現的時或分校時電路，in1端與低位的進位訊號相連；in2端與校正訊號相連，校正訊號可直接取自分頻器產生的1hz或2hz（不可太高或太低）訊號；輸出端則與分或時個位計時輸入端相連。當開關打向下時，因為校正訊號和0相與的輸出為0，而開關的另一端接高電平，正常輸入訊號可以順利透過與或門，故校時電路處於正常計時狀態；當開關打向上時，情況正好與上述相反，這時校時電路處於校時狀態。
實際使用時，因為電路開關存在抖動問題，所以一般會接一個rs觸發器構成開關消抖動電路，所以整個較時電路就如圖（f）。
（f）帶有消抖電路的校正電路
6．整點報時電路
電路應在整點前10秒鐘內開始整點報時，即當時間在59分50秒到59分59秒期間時，報時電路報時控制訊號。
當時間在59分50秒到59分59秒期間時，分十位、分個位和秒十位均保持不變，分別為5、9和5，因此可將分計數器十位的qc和qa、個位的qd和qa及秒計數器十位的qc和qa相與，從而產生報時控制訊號。
報時電路可選74hc30來構成。74hc30為8輸入與非門。